请选择 进入手机版 | 继续访问电脑版

芯片设计交流论坛

 找回密码
 立即注册
搜索
热搜: 活动 交友 discuz
查看: 156|回复: 0

[求助] 关于一些综合中信息的疑问

[复制链接]

4

主题

0

回帖

14

积分

新手上路

积分
14
发表于 2024-4-28 13:29:03 | 显示全部楼层 |阅读模式
1.DC综合时,WARNING信息显示有些MODULE的部分INPUT引脚浮空<内部逻辑没有用相关信号>,DC将其接地,一些PIN CONNECTED TO LOGIC0/LOGIC1, 这些处理对后面的布局布线会造成什么影响??

2.Warning: (文件名): signed to unsigned assignment occurs. (VER-318)
不知道DC综合的时候怎么处理这些赋值,例如:
reg[7:0] a;
.....
a<=178;
.....
178的二进制表示是:10110010
最后a的值是178,还是00110010(即50)?
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|Archiver|手机版|小黑屋|芯片设计交流论坛

GMT+8, 2024-6-16 20:32 , Processed in 0.038966 second(s), 18 queries .

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

快速回复 返回顶部 返回列表