请选择 进入手机版 | 继续访问电脑版

芯片设计交流论坛

 找回密码
 立即注册
搜索
热搜: 活动 交友 discuz
查看: 164|回复: 0

[求助] 怎么用verilog文件做lvs?

[复制链接]

5

主题

2

回帖

21

积分

新手上路

积分
21
发表于 2024-4-26 17:48:05 | 显示全部楼层 |阅读模式
做的自动布局布线,做出来以后想用相应的verilog文件做lvs,但是就有问题了,verilog 文件中单元的PIN与厂家结的cdl网表的PIN顺序对不上,或者是verilog文件定义中某些单元的PIN是浮空的,这样cdl和verilog文件的PIN就对不上,然后就造成lvs的误报错?是不是我有哪一不没做对啊?应该怎么解决啊?有哪位大虾知道,可否告诉我详细步骤啊?
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|Archiver|手机版|小黑屋|芯片设计交流论坛

GMT+8, 2024-6-16 20:41 , Processed in 0.038211 second(s), 18 queries .

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

快速回复 返回顶部 返回列表