请选择 进入手机版 | 继续访问电脑版

芯片设计交流论坛

 找回密码
 立即注册
搜索
热搜: 活动 交友 discuz
查看: 116|回复: 0

[转贴] 利用nettran将.v/verilog网表转为spice网表

[复制链接]

27

主题

1

回帖

91

积分

注册会员

积分
91
发表于 2024-5-9 17:34:56 | 显示全部楼层 |阅读模式
本帖最后由 ouu 于 2024-5-9 17:42 编辑


之前有文章中中已经提到了利用nettran实现多种格式网表之间的转换,下面说一下nettran是如何将 verilog网表转为spice网表的。
nettran -verilog verilog.v -verilog-b0 GND -verilog-b1 VDD -cdl std_lib.cdl -outType spice -outName spice.spi

说明:
-verilog verilog.v 用来指定输入的verilog文件
-verilog-b0 GND 将verilog.v文件中的默认地 b0 在要输出的文件中改为GND
-verilog-b1 VDD 将verilog.v文件中的默认电源 b1 在要输出的文件中改为VDD
-cdl std_lib.cdl 将verilog.v文件中调用了的标准单元所在的std_lib.cdl 输出到spice.spi中
-outType spice 指定输出类型为spice格式
-outName spice.spi 指定输出的spice格式网表的文件名为 spice.spi

更多关于 netttan 的使用可查看 《Hercules自带子程序 nettran 使用介绍举例》
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|Archiver|手机版|小黑屋|芯片设计交流论坛

GMT+8, 2024-5-25 10:10 , Processed in 0.039071 second(s), 18 queries .

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

快速回复 返回顶部 返回列表