芯片设计交流论坛's Archiver
论坛
›
数字后端
› 怎么用verilog文件做lvs?
集雨
发表于 2024-4-26 17:48:05
怎么用verilog文件做lvs?
做的自动布局布线,做出来以后想用相应的verilog文件做lvs,但是就有问题了,verilog 文件中单元的PIN与厂家结的cdl网表的PIN顺序对不上,或者是verilog文件定义中某些单元的PIN是浮空的,这样cdl和verilog文件的PIN就对不上,然后就造成lvs的误报错?是不是我有哪一不没做对啊?应该怎么解决啊?有哪位大虾知道,可否告诉我详细步骤啊?
页:
[1]
查看完整版本:
怎么用verilog文件做lvs?